侵權投訴

高速信號迴流環路實際走線分析

電子設計 2020-11-19 15:26 次閲讀

1、實際走線分析:

上面的走線橘色為信號走線,周圍綠色(波浪標註)為周圍包地,下方為第二層完整地平面。

從上圖來看設計師的本意是好的,有參考地平面,周圍也有包地,此時設計正確的話可以保證迴流路徑阻抗最小,因為可以從兩邊包地迴流和地平面迴流,此時可以效果最好。

但是,上面出現的問題就是包地並未通過地孔和地平面連接起來。具體如下所示:

假設迴流路徑是兩邊包地,信號流向為從右向左,下邊部分包地紅色路徑為迴流信號,此時迴流信號向右走,但是因為前面沒有接地孔,所以信號返回,尋找最小路徑(圖中下邊白色路徑);另上邊迴流也是,因為靠近過孔處無接地過孔,則信號沿着灰色路線找到最近的接地過孔,此時這兩個不完整的包地,導致了信號路徑阻抗不是最小,且下邊走線較細,寄生電感較大,且為一端接地,此時模型就是一個天線,很有可能導致“天線輻射能量”,所以有了完整的地平面,包地只是錦上添花的行為,但是一定要注意包地處理不好,有可能導致更為嚴重的輻射。

最好的解決方法如下:

在兩邊包地線上沿一定距離打上接地/包地過孔,此時可以解決迴流路徑阻抗增大的問題。

2、實際走線分析

如下圖所示為一組PCIE走線,其中包括三組差分線,發送、接收和時鐘參考。如下走線差分線走的沒有問題,但是背部的橫向走線切斷了背面的完整地平面,雖然走線周圍是有完整包地的,但是地平面被三端走線破壞嚴重。如果做高速分析以及實際測試驗證很久的話,我們都知道完整的地平面是根本,周圍包地只是錦上添花的行為,我們以時鐘來分析信號迴流。

時鐘信號迴流分析:

時鐘信號是由PCIE主機給到PCIE從機的,所以信號流向是指向左下角的。而此時的信號迴流路徑包含包地路徑和地平面路徑。

包地路徑很好,信號直接沿着包地路徑迴流沒有多大問題;但是對於地平面迴流就存在問題了,所以此時來看一下:

假設地平面迴流信號在未分割處是在信號下方鏡像迴流,但是因為下方走線導致地平面被破壞,假設黃色箭頭指示為地平面迴流信號,當遇到分割,則電流沿着分割界面一直走,直到繞過分割平面,然後再回到信號路徑鏡像對應面;當然也有一條路徑是尋找最近過孔,如白色路徑,沿着過孔走頂層,再經過過孔回到底層參考地,此時大家發現一個很明顯的問題那就是路程變長了(因為繞路了),此時在低頻下沒有問題,但是在高頻下速率很高,一個簡單的上升沿就可能導致輻射嚴重超標,而此時迴流路徑變長,寄生電感增加,感抗變大,很有可能導致嚴重的EMC問題,所以請一定不要這樣做。

所以成本允許的話,對於這種一定設計為四層板,因為兩層板真的很難找到一個完整的地參考平面,哪怕四層板完整的參考地沒有,但是對應信號層找出完整的電源平面也是可以的。另外而言,是在不允許,則可以在分割的兩個地之間連接一個0歐姆電阻,也就是我們俗稱的“跨接電阻”,就是把兩邊連接起來,此時迴流信號直接走我們搭建的“跨街橋”就行,不用繞路,當然阻抗就是最小的。
編輯:hfy

收藏 人收藏
分享:

評論

相關推薦

PCB八層板的疊層方式 走線阻抗設計要求

八層板通常使用下面三種疊層方式 。 第一種疊層方式: 第一層:元件面、微帶走線層  第二層:內部微帶....
的頭像 PCB線路板打樣 發表於 12-03 10:33 118次 閲讀
PCB八層板的疊層方式 走線阻抗設計要求

SmartNIC如何對PCIe總線提出更高的要求

本文將詳細闡述 SmartNIC 如何對 PCIe 總線提出更高的要求,以及在 CXL 和 CCIX....
的頭像 FPGA開發圈 發表於 12-02 16:39 305次 閲讀
SmartNIC如何對PCIe總線提出更高的要求

如何使用lspci和setpci調試PCIe問題

lspci 命令和 setpci 命令均為 Linux 發行版中原生可用的命令。 這 2 條命令均可....
的頭像 FPGA開發圈 發表於 12-02 16:30 183次 閲讀
如何使用lspci和setpci調試PCIe問題

SPI的通信原理 SPI的接線實例

SPI,是英語 Serial Peripheral interface 的縮寫,中文全稱是串行外圍設....
的頭像 39度創意研究所 發表於 12-01 14:04 189次 閲讀
SPI的通信原理 SPI的接線實例

淺談FPGA配置狀態字寄存器Status Register的調試

第一步要做的,永遠都是拉出FPGA的狀態字寄存器Status Register看,它能直接告訴你或者....
的頭像 電子設計 發表於 12-01 12:20 423次 閲讀
淺談FPGA配置狀態字寄存器Status Register的調試

淺談PCIe包分析解擾器模塊的輸出數據

PIPE 接口上的數據在 Gen3 的速度下被加密。當調試 PCIe 問題時,能在 PCIe 鏈接上....
的頭像 電子設計 發表於 11-29 10:29 351次 閲讀
淺談PCIe包分析解擾器模塊的輸出數據

CvP系統結構解析 PCIE協議實現FPGA 配置案例

1. CvP 簡介 CvP(Configuration via Protocol)是一種通過協議實現....
的頭像 電子設計 發表於 11-27 14:06 580次 閲讀
CvP系統結構解析 PCIE協議實現FPGA 配置案例

時鐘信號測試有回溝怎麼辦?測試點位置與芯片DIE分析

信號回溝,即波形邊緣的非單調性,是時鐘的大忌,尤其是出現在信號的門限電平範圍內時,由於容易導致誤觸發....
發表於 11-26 09:58 408次 閲讀
時鐘信號測試有回溝怎麼辦?測試點位置與芯片DIE分析

時鐘信號回溝與測試點位置有關嗎

作者:一博科技高速先生自媒體成員 姜傑 信號回溝,即波形邊緣的非單調性,是時鐘的大忌,尤其是出現在信號的門限電平範圍內時,...
發表於 11-25 19:42 0次 閲讀
時鐘信號回溝與測試點位置有關嗎

PCIe 3.0/4.0的鏈路均衡的工作原理

  PCIe接口自從被推出以來,已經成為了PC和Server上最重要的接口。為了更高了數據吞吐率,PCI-SIG組織不斷刷新接口...
發表於 11-25 06:19 202次 閲讀
PCIe 3.0/4.0的鏈路均衡的工作原理

一文解析PCIx系列M-PCIe

M-PCIe即Mobile PCIe,主要應用對象是智能手機等嵌入式設備。PCI-SIG在PCIe ....
的頭像 電子設計 發表於 11-24 14:51 489次 閲讀
一文解析PCIx系列M-PCIe

怎麼通過io口傳出時鐘?

怎麼通過io口傳出時鐘?現在主要想把一個板子的時鐘引出來給另一個板子做參考時鐘用,現在的問題是怎麼通過內部晶振,通過io口傳...
發表於 11-24 00:41 206次 閲讀
怎麼通過io口傳出時鐘?

阿普奇正式推出了新國貨旗艦機--IPC400 Series

IPC400 series是一款堅固可靠的上架式工控機,採用19英寸標準4U上架式設計,可在環境温度....
的頭像 智匯工業 發表於 11-23 09:54 508次 閲讀
阿普奇正式推出了新國貨旗艦機--IPC400 Series

PCIe鏈路端到端的數據傳遞 PCLe總線的層次結構

PCIe總線概述 隨着現代處理器技術的發展,在互連領域中,使用高速差分總線替代並行總線是大勢所趨。與....
的頭像 電子設計 發表於 11-21 10:42 600次 閲讀
PCIe鏈路端到端的數據傳遞 PCLe總線的層次結構

FPGA邏輯中關於地址映射説明

背景與問題 CPU+FPGA架構,CPU做RC、FPGA做EP; FPGA邏輯(Vivado -BD....
的頭像 39度創意研究所 發表於 11-20 15:28 193次 閲讀
FPGA邏輯中關於地址映射説明

Testbench基本組成與示例

根據需要,可以同時使用兩種方法。每一個initial塊、always塊之間都是並行工作的關係,但在i....
的頭像 OpenFPGA 發表於 11-20 11:38 148次 閲讀
Testbench基本組成與示例

慧榮科技推出搭配完整Turnkey的16通道PCIe 4.0 NVMe企業級SSD主控芯片解決方案

2020年11月18日訊,全球NAND閃存主控芯片設計與營銷領導品牌--慧榮科技,今日宣佈推出最新款....
的頭像 21克888 發表於 11-18 10:14 1184次 閲讀
慧榮科技推出搭配完整Turnkey的16通道PCIe 4.0 NVMe企業級SSD主控芯片解決方案

電腦性能升級從配件開始

● SSD SSD最大的坑在M.2接口上,而且還是連環坑。比如,如果小夥伴們上次出手SSD已經是一兩....
的頭像 39度創意研究所 發表於 11-14 11:06 345次 閲讀
電腦性能升級從配件開始

搭載鋭龍5000的技嘉B550M AORUS ELITE主板實際測試

鋭龍5000真的好香,不過鋭龍5000也真的有點貴。相信不少小夥伴都有這個想法。如果看看手裏的資金,....
的頭像 39度創意研究所 發表於 11-14 10:04 441次 閲讀
搭載鋭龍5000的技嘉B550M AORUS ELITE主板實際測試

羣聯發佈全球最強PCIe 4.0主控 讀寫、性能雙雙超過7GB/s

在AMD的鋭龍3000及X570平台首次在桌面平台支持PCIe 4.0之後,羣聯去年率先推出了PCI....
的頭像 工程師鄧生 發表於 11-09 16:09 364次 閲讀
羣聯發佈全球最強PCIe 4.0主控 讀寫、性能雙雙超過7GB/s

羣聯技冠羣雄 推出全球最快PCIe Gen4 SSD控制芯片E18

搭載12nm製程以及羣聯獨家的CoXProcessorTM 2.0技術,羣聯最新旗艦的PCIe Ge....
發表於 11-09 15:36 377次 閲讀
羣聯技冠羣雄 推出全球最快PCIe Gen4 SSD控制芯片E18

AMD鋭龍5000系列處理器詳細評測

AMD公司正式發佈了新一代鋭龍桌面版處理器鋭龍5000系列。這是一代非常有特色的產品,它是第一次在制....
的頭像 39度創意研究所 發表於 11-07 09:46 2561次 閲讀
AMD鋭龍5000系列處理器詳細評測

PCIe 6.0來了,2021年轉正,速度是當前8倍

日前,PCI-SIG組織確認,v0.7版本的PCIe 6.0標準文本已經下發給會員,該標準的制定一切....
的頭像 如意 發表於 11-05 09:52 307次 閲讀
PCIe 6.0來了,2021年轉正,速度是當前8倍

差分線傳輸線長度差有關的問題

問題的由來:一台設備在輸入HDMI信號時測試輻射特性,主要是HDMI的CLK頻率及其倍頻的輻射強度易超標,有時換一條HD...
發表於 11-04 09:40 17次 閲讀
差分線傳輸線長度差有關的問題

ASK信號的解調原理 ASK解調技術的FPGA實現

完整的ASK解調電路包括基帶解調及位同步時鐘的提取,對於數字解調系統來講,我們需要在接收端獲得與發送....
的頭像 39度創意研究所 發表於 11-03 11:14 611次 閲讀
ASK信號的解調原理 ASK解調技術的FPGA實現

西部數據發佈首款PCIe 4.0 SSD產品,讀取破7GB/s

日前,西部數據發佈了旗下首款PCIe 4.0 SSD產品,型號為“黑盤SN850”,現已在京東商城上....
的頭像 如意 發表於 11-02 09:30 464次 閲讀
西部數據發佈首款PCIe 4.0 SSD產品,讀取破7GB/s

PCB迴流路徑及迴流問題解決方案

對於比較長、直的佈線,可以看作理想的傳輸線。在其上傳播的信號返回電流流經範圍是以信號佈線為中心軸的帶....
的頭像 PCB線路板打樣 發表於 11-01 09:42 707次 閲讀
PCB迴流路徑及迴流問題解決方案

PCB設計高速信號走線的準則分享

      硬件工程師做久了自然有自己處理電路板的一套方法,也許不是最好的辦法,自己卻能理解其中的意義。但...
發表於 10-30 08:33 0次 閲讀
PCB設計高速信號走線的準則分享

Flex Logix推出InferX X1P1 PCIe板卡,搭載高效率的InferX X1加速器

Flex Logix公司推出了InferX X1P1 PCIe板卡,並宣佈了其系列產品的技術路線圖。....
的頭像 牽手一起夢 發表於 10-29 15:53 348次 閲讀
Flex Logix推出InferX X1P1 PCIe板卡,搭載高效率的InferX X1加速器

VIAVI發佈全球首款適用於PCIe 5.0的16通道協議分析系統

Xgig 5P16機箱具有256GB的內存,且能夠靈活分配,可在堆棧的所有層上捕獲並保存多個數據跡線....
發表於 10-29 14:04 198次 閲讀
VIAVI發佈全球首款適用於PCIe 5.0的16通道協議分析系統

差分線的優勢和走線要求

      差分線抗干擾能力強,信噪比高,輻射小,帶寬容量大等眾多優點,所以在目前的高速電路設計中,都選取...
發表於 10-29 08:56 0次 閲讀
差分線的優勢和走線要求

PCB技術:AD中在板優化走線被阻礙怎麼解決

AD中在板優化的時候,走線在遇到銅皮的時候會不好走線的情況,此時我們可以採取如下方法
的頭像 PCB線路板打樣 發表於 10-27 09:33 172次 閲讀
PCB技術:AD中在板優化走線被阻礙怎麼解決

輸出四路相位差。90時鐘信號。尋求方法。

輸出四路相位差。90時鐘信號。尋求方法。
發表於 10-26 21:08 232次 閲讀
輸出四路相位差。90時鐘信號。尋求方法。

使用PCIe交換網結構在多主機系統中優化資源部署

作者:Microchip Technology Inc.固件工程技術顧問Vincent Hach 越....
的頭像 39度創意研究所 發表於 10-26 17:08 537次 閲讀
使用PCIe交換網結構在多主機系統中優化資源部署

首款PCIe 4.0 SSD終發佈,搭載頂級散熱片

PCIe 4.0 SSD產品已經相當豐富,PNY(必恩威)終於姍姍來遲,推出了旗下首款產品,型號為“....
的頭像 如意 發表於 10-26 09:28 410次 閲讀
首款PCIe 4.0 SSD終發佈,搭載頂級散熱片

STM32串口波特率大小計算案例

波特率的計算 STM32下的波特率和串口外設時鐘息息相關,USART 1的時鐘來源於APB2,USA....
的頭像 39度創意研究所 發表於 10-23 14:19 579次 閲讀
STM32串口波特率大小計算案例

PCIe錯誤報告的兩種機制詳解

該機制是PCIe設備必需支持的一種錯誤報告機制,同時設備會定義最小的錯誤報告請求。應該是通過配置De....
的頭像 大普微 發表於 10-23 11:14 753次 閲讀
PCIe錯誤報告的兩種機制詳解

通過GUI或者Phyton API腳本對於主板/背板端,或者外設端進行測試

下面的功能概覽適用於上述所有各種PCIe接口,工程師可以根據需要通過GUI或者Phyton API腳....
的頭像 ssdfans 發表於 10-21 10:23 326次 閲讀
通過GUI或者Phyton API腳本對於主板/背板端,或者外設端進行測試

要首發PCIe 5.0?AMD迴應正在遷移生態系統以便支持PCIe 5.0

2019年的鋭龍3000處理器升級了Zen2架構,同時還帶來了一項重要技術升級——首發了PCIe 4....
的頭像 如意 發表於 10-20 10:17 457次 閲讀
要首發PCIe 5.0?AMD迴應正在遷移生態系統以便支持PCIe 5.0

PCB技術:Allegro中去除走線小方塊的方法

走線出現小方塊的示意圖如下所示: 這種情況出現並不影響pcb生產以及佈線的聯通性,只是影響美觀性能,....
的頭像 PCB線路板打樣 發表於 10-18 09:44 364次 閲讀
PCB技術:Allegro中去除走線小方塊的方法

pcb設計:Allegro自動修改差分線寬方法

在pcb設計過程中,有時候因為阻抗的變化,我們需要更改已經布好的走線,單根走線非常好更改,直接使用c....
的頭像 PCB線路板打樣 發表於 10-18 09:41 526次 閲讀
pcb設計:Allegro自動修改差分線寬方法

如何預防走線長度引起的電磁場

雖然通過增加走線寬度可以減少20%的自感,但減少50%走線的長度,減少50%的自感。相對而言,走線寬....
的頭像 汽車電子硬件設計 發表於 10-10 11:40 273次 閲讀
如何預防走線長度引起的電磁場

PHY的管理接口MDIO/MDC時序圖解析

MDIO 也支持 Clause 45 時序,其是 Clause 22 的拓展協議。與 Clause ....
的頭像 39度創意研究所 發表於 10-07 15:25 988次 閲讀
PHY的管理接口MDIO/MDC時序圖解析

簡單回顧關於PCIe的歷史和變革,瞭解PCIe4.0帶來的時代意義和價值

隨着三星980PRO PCIe4.0 SSD的正式推出,關於PCIe4.0技術和產品成為了存儲行業時....
發表於 09-29 17:37 432次 閲讀
簡單回顧關於PCIe的歷史和變革,瞭解PCIe4.0帶來的時代意義和價值

NVIDIA現在將其RTX 3000參考卡與許多設計和工程調整聯繫在一起

因此,它實際上可能能夠支持更大數量的電荷,同時在卡上佔用或多或少的相同數量的空間。此外,據稱新型連接....
的頭像 倩倩 發表於 09-28 16:27 441次 閲讀
NVIDIA現在將其RTX 3000參考卡與許多設計和工程調整聯繫在一起

3DMark理論性能測試 RTX30中PCIe 3.0

在3DMark測試中,儘管PCIe 3.0(X570主板為BIOS中強制設置)和PCIe 4.0的實....
的頭像 39度創意研究所 發表於 09-27 10:31 434次 閲讀
3DMark理論性能測試 RTX30中PCIe 3.0

差分線的長度如何匹配?

一台設備在輸入HDMI信號時測試輻射特性,主要是HDMI的CLK頻率及其倍頻的輻射強度易超標,有時換....
的頭像 EDA365 發表於 09-26 11:50 289次 閲讀
差分線的長度如何匹配?

PCIe Gen 4協議分析儀的竟然那麼強大!

PCIe協議分析儀作為PCIe總線分析的基本工具,不僅僅用於主機,網絡,存儲系統等各種IT和通訊設備....
的頭像 ssdfans 發表於 09-21 14:26 1036次 閲讀
PCIe Gen 4協議分析儀的竟然那麼強大!

XCVU27P-3E和 XCVU29P-3E的速度文件參數已更新

描述: 在《Virtex UltraScale+ FPGA 數據手冊》(DS923) 中,XCVU2....
的頭像 FPGA開發圈 發表於 09-09 10:44 389次 閲讀
XCVU27P-3E和 XCVU29P-3E的速度文件參數已更新

數字邏輯設計中鎖存器和觸發器的定義和比較

鎖存器(latch)---對脈衝電平敏感,在時鐘脈衝的電平作用下改變狀態,當Gate輸入為高電平時,....
發表於 09-08 14:26 297次 閲讀
數字邏輯設計中鎖存器和觸發器的定義和比較

威聯通推新款PCIe無線擴展卡,Wi-Fi最大速度是Wi-Fi5的2.8倍

這款擴展卡可以為PC或者NAS帶來最新的IEEE 802.11ax(Wi-Fi 6)的支持(雙發雙收....
的頭像 牽手一起夢 發表於 09-07 15:05 658次 閲讀
威聯通推新款PCIe無線擴展卡,Wi-Fi最大速度是Wi-Fi5的2.8倍

康佳特助力英特爾®第11代酷睿™處理器的發佈 推出兩款全新設計選擇

康佳特首席技術官Gerhard Edi解釋道:“基於英特爾® 第11代酷睿™處理器的康佳特模塊具有高....
發表於 09-03 15:40 569次 閲讀
康佳特助力英特爾®第11代酷睿™處理器的發佈 推出兩款全新設計選擇

使用Cyclone V PCIE設計的源代碼合集免費下載

本文檔的主要內容詳細介紹的是使用Cyclone V PCIE設計的源代碼合集免費下載。
發表於 09-01 08:00 80次 閲讀
使用Cyclone V PCIE設計的源代碼合集免費下載

保護地線不起保護作用?快來看看咋回事!

工程界常常使用保護地線進行隔離,來抑制信號間的相互干擾。的確,保護地線有時能夠提高信號間的隔離度,但是保護地線並不是總是...
發表於 08-30 08:02 202次 閲讀
保護地線不起保護作用?快來看看咋回事!

本來是在寫PCIe,怎麼突然又出現AXI了?

高級可擴展接口AXI(AdvancedeXtensible Interface):是ARM公司AMB....
的頭像 OpenFPGA 發表於 08-27 14:27 566次 閲讀
本來是在寫PCIe,怎麼突然又出現AXI了?

哪裏建議在PCIE_TX線路上放置交流耦合電容?

你好, 我對PCI Express附加卡上使用的XC7A75T設備的佈局考慮有疑問。 哪裏建議在PCIE_TX線路上放置交流耦合電容...
發表於 08-26 07:35 101次 閲讀
哪裏建議在PCIE_TX線路上放置交流耦合電容?

如何訪問內部寄存器空間或PCIe?

你好, 我在我的項目中使用XC7VX485T virtex FPGA,並嘗試以2.5 GT / s建立PCIe通信,具有X4通道寬度。 我知道...
發表於 08-26 07:14 101次 閲讀
如何訪問內部寄存器空間或PCIe?

Astera Labs聯合其他廠商推出PCIe® 4.0和5.0 Smart Retimer解決方案

Aries Smart Retimer是業界第一個管腳兼容的PCIe 4.0和5.0 Retimer....
發表於 08-19 11:29 260次 閲讀
Astera Labs聯合其他廠商推出PCIe® 4.0和5.0 Smart Retimer解決方案

Microchip推全新Flashtec NVMe 3108 PCIe 第四代NVMe固態硬盤控制器

隨着數據中心支持的人工智能(AI)和機器學習(ML)工作負載越來越多,市場需要具備更寬存儲帶寬和更高....
發表於 08-18 16:05 406次 閲讀
Microchip推全新Flashtec NVMe 3108 PCIe 第四代NVMe固態硬盤控制器

VIAVI推出業界首款適用於PCIe 5.0的8通道分析儀平台

Xgig 5P8機箱具有128 GB內存,可靈活分配,以捕獲並保存多個數據跡線。機箱可提供高級PCI....
發表於 08-10 17:26 253次 閲讀
VIAVI推出業界首款適用於PCIe 5.0的8通道分析儀平台

SN65LVCP114 14.2Gbps 四通道多路複用器、線性轉接驅動器,具有信號調節板

信息轉發驅動器的系統中使用進行了優化。此器件在背板和有源線纜應用應用中對通道損失進行線性補償.SN65LVCP114線性再驅動器的架構設計與使用判決反饋均衡器(DFE)技術來實現數字均衡的ASIC或者現場可編程門陣列(FPGA)產品一起高效工作.SN65LVCP114複用器,線性再驅動器保持所接收到數據的完整性(結構)以優化DFE和系統性能.SN65LVCP114在提供一個低功率複用器 - 解複用器,線性再驅動器解決方案的同時擴展了DFE的有效性。 可通過GPIO或我 2 C接口來配置SN65LVCP114。供應一個步距為0.8mm,12mm x 12mm x 1mm的PBGA封裝。 SN65LVCP114有3個端口;每個端口都是四路.SN65LVCP114的開關邏輯電路的每個通路可實現一個2:1 MUX,一個1:2 DEMUX,和獨立通路開關。此接收均衡可為每個端口進行獨立編程.SN65LVCP114在所有3個端口上支持本地環回。 特性 四路2:1多路複用器和1:2多路信號分離器 高達14.2Gbps串行數據速率的多速率運行 線性接收器均衡增加了判決反饋均衡器系統級上的容限 帶寬:18GHz,典型值 每路P /N對反轉 端口或者單路開關 低功率:每通道150mW,典型值 所...
發表於 10-16 10:08 89次 閲讀
SN65LVCP114 14.2Gbps 四通道多路複用器、線性轉接驅動器,具有信號調節板

HD3SS3412A 4 通道高性能差動開關

HD3SS3412A器件是一款高速無源開關,能夠切換四條差分通道,包括在電腦或服務器應用中從一個源分別到兩個目標位置的兩條完整PCI Express x1通道等應用。具有雙向功能的HD3SS3412A還支持一個目標設備與兩個源設備相連,例如兩個平台共享一個外設.HD3SS3412A具有單個控制線(SEL引腳),可用於控制端口A與端口B或端口C間的信號路徑。 HD3SS3412A採用行業標準的42引腳WQFN封裝,採用多家供應商通用的尺寸。該器件需要在0°C至70ºC的完全温度範圍內由電壓為3.3V的單電源供電運行。 HD3SS3412A是通用的4通道高速多路複用器/多路信號分離器開關類型,可用於電路板上兩雖然HD3SS3412A專為PCI Express Gen III應用而設計,但也支持其它多種差模電壓...
發表於 10-16 10:08 131次 閲讀
HD3SS3412A 4 通道高性能差動開關

XIO2213B 1 個 PCIe 至 1394b OHCI 主機控制器

The TI XIO2213B is a PCIe to PCI translation bridge, where the PCI bus interface is internally connected to a 1394b open host controller/link-layer controller with a 3-port 1394b PHY. The PCIe to PCI translation bridge is fully compatible with the PCI Express to PCI/PCI-X Bridge Specification, Revision 1.0. Also, the bridge supports the standard PCI-to-PCI bridge programming model. The 1394b OHCI controller function is fully compatible with IEEE Std 1394b and the latest 1394 Open Host Controller Interface (OHCI) Specification. The XIO2213B simultaneously supports up to four posted write transactions, four nonposted transactions, and four completion transactions pending in each direction at any time. Each posted write data queue and completion data queue can store up to 8K bytes of data. The nonposted data queues can store up to 128 bytes of data. The PCIe interface supports a ×1 link operating at full...
發表於 10-16 10:08 237次 閲讀
XIO2213B 1 個 PCIe 至 1394b OHCI 主機控制器

DS80PCI810 DS80PCI810 具有均衡器的低功耗 8 Gbps 8 通道線性中繼器

DS80PCI810是一款超低功耗高性能中繼器/轉接驅動器,專用於支持高速接口速率高達8Gbps的八個通道,例如PCIe 1代,2代和3代。接收器的連續時間線性均衡器(CTLE)後接一個線性輸出驅動器,可在4GHz(8Gbps)時提供2.7dB至9.5dB的可編程高頻增強功能。接收器能夠打開一個因碼間干擾(ISI)(由電路板跡線或銅質同軸電纜等互連介質引起)而完全關閉的輸入眼型狀態。可編程的均衡能夠可在互連通道內的實體佈局方面實現最大限度的靈活性並提高通道的總體性能。 當在PCIe應用中運行時,DS80PCI810保留髮射信號特性,從而使得主機控制器和端點能夠協商發射均衡器係數。這個鏈路協商協議的透明管理有助於實現系統級互用性並最大限度縮短延遲。 可通過引腳控制,軟件(SMBus或I2C)來輕鬆應用相關可編程設置,或者通過外部EEPROM直接加載設置。在EEPROM模式下,配置信息在加電時自動加載,這樣就免除了對於外部微控制器或軟件驅動程序的需要。 特性 每通道70mW(典型值)的低功耗,可選擇關閉不使用的通道 支持無縫鏈路協商 高級可配置信號調節I /O 4GHz時,接收高達約10dB的連續時間線性均衡器(CTLE) 線...
發表於 10-16 10:08 106次 閲讀
DS80PCI810 DS80PCI810 具有均衡器的低功耗 8 Gbps 8 通道線性中繼器

SN75LVCP412A 雙通道 SATA 3Gbps 轉接驅動器

SN75LVCP412A是一款雙通道,單通道SATA轉接驅動器和信號調理器,支持高達3.0 Gbps的數據速率,符合SATA規範2.6版。 SN75LVCP412A採用3.3 V單電源供電。集成100- 具有自偏置的線路終端使該器件適用於交流耦合。輸入包含一個OOB檢測器,可自動關閉差分輸出,同時保持穩定的輸出共模電壓,符合SATA鏈路。該器件還可根據SATA規範處理SSC傳輸。 SN75LVCP412A可處理輸入和輸出的互連損耗。內置發射機預加重功能能夠在較高頻率下施加0 dB或2.5 dB的相對放大,以應對預期的互連損耗。在接收端,器件採用7 dB的固定均衡來提升1.5 GHz附近的輸入頻率。總的來説,器件的輸入均衡和輸出預加重功能可以在擴展電纜和背板通路上完全恢復SATA信號完整性。 該器件具有熱插拔功能(1)在 hot - 插入時防止設備損壞,例如異步信號插拔/拔出,無動力插拔/拔出,電源插拔/意外插拔/移除。 特性 支持SATA 1.5 Gbps和3.0 Gbps數據速率 SATA熱插拔功能 支持具有快速開啓的OOB信號的共模偏置 通道可選輸出預加重 7dB固定接收器均衡 集成終端 < li>自動低功耗模式下低功率...
發表於 10-16 10:08 60次 閲讀
SN75LVCP412A 雙通道 SATA 3Gbps 轉接驅動器

DS80PCI102 具有均衡和去加重功能的 2.5 Gbps/5.0 Gbps/8.0 Gbps 1 線路 PCI Express 中繼器

DS80PCI102是一款低功耗,1通道中繼器,具有4級輸入均衡功能,以及輸出去加重驅動器,可增強PCI的覆蓋範圍 - 在板對板或電纜互連中快速串行鏈路。該器件非常適合x1 PCI-Express配置,可自動檢測並適應Gen-1,Gen-2和Gen-3數據速率,便於系統升級。 DS80PCI102提供可編程發送功能強調(高達12 dB),發送VOD(高達1300 mVp-p)和接收均衡(高達36 dB),以便在有損銅纜(10米或更長)或背板(40英寸或40英寸)中實現更長距離傳輸更多)有多個連接器。接收器可以打開由於互連介質引入的符號間干擾(ISI)而完全關閉的輸入眼。 可通過引腳或軟件輕鬆應用可編程設置(SMBus /I 2 C),或者可以通過外部EEPROM加載。在EEPROM模式下工作時,配置信息會在上電時自動加載,無需外部微處理器或軟件驅動程序。 特性 全面的家庭,經過驗證的系統互操作性 DS80PCI102: x1 PCIe Gen-1,Gen-2和Gen-3 DS80PCI402:x4 PCIe Gen-1,Gen-2和Gen-3 DS80PCI800:x8 /x16 PCIe Gen-1,Gen-2和Gen-3 自動速率檢測和適應Gen-1,Gen-2和Gen-3速度 對Gen-3發送FIR的無縫支持握...
發表於 10-16 10:08 124次 閲讀
DS80PCI102 具有均衡和去加重功能的 2.5 Gbps/5.0 Gbps/8.0 Gbps 1 線路 PCI Express 中繼器

XIO1100 x1 PCI Express PHY

XIO1100是PCI Express。符合PCI Express基本規範修訂版1.1的PHY,通過使用PCI Express的PHY接口中描述的接口的修改版本將PCI Express媒體訪問層(MAC)連接到PCI Express串行鏈路。英特爾公司的架構(也稱為PIPE接口)。 PIPE接口的這一修改版本在本數據手冊中稱為TI-PIPE接口。 TI-PIPE接口是引腳可配置的接口,可配置為16位或一個8位接口。 16位TI-PIPE接口是一個125 MHz 16位並行接口,帶有一個16位輸出總線(RXDATA),由RXCLK輸出提供時鐘時鐘和16位輸入總線(TXDATA),由TXCLK輸入時鐘提供時鐘。兩條總線均使用單數據速率(SDR)時鐘進行時鐘控制,其中數據轉換位於相關時鐘的上升沿。 8位TI-PIPE接口是250 MHz 8位並行接口採用由RXCLK輸出時鐘提供時鐘的8位輸出總線(RXDATA)和由TXCLK輸入時鐘提供時鐘的8位輸入總線(TXDATA)。兩條總線都使用雙倍數據速率(DDR)時鐘進行計時,其中數據轉換在時鐘的上升沿和下降沿。 XIO1100 PHY接口為2.5 Gbps PCI Express串行鏈路,帶有發送差分對(TXP和TXN)和接收差...
發表於 10-16 10:08 234次 閲讀
XIO1100 x1 PCI Express PHY

XIO2001 PCI Express® (PCIe) 轉 PCI 總線轉換橋接器

XIO2001是一款單功能PCI Express到PCI轉換橋,完全符合 PCI Express到PCI /PCI-X橋接規範,修訂版1.0。對於下游流量,橋接器同時支持最多八個過帳和四個非過帳交易。對於上游流量,同時支持最多六個發佈和四個非發佈事務。 PCI Express接口完全符合 PCI Express Base Specification ,Revision 2.0。< /p> PCI Express接口支持在每個方向同時以250 MB /s的完整數據包吞吐量運行的×1鏈路。此外,該橋還支持高級錯誤報告,包括 PCI Express Base Specification 中定義的擴展CRC(ECRC)。需要補充固件或軟件才能完全使用這兩種功能。 特性 全×1 PCI Express™吞吐量 完全符合 PCI Express至PCI /PCI-X < br>網橋規範,修訂版1.0 完全符合 PCI Express Base規範,修訂版2.0 完全符合 PCI本地總線規範,修訂版2.3 PCI Express高級錯誤報告功能包括ECRC支持 支持D1,D2,D3 熱和D3 冷 當PCI Express上的數據包活動處於空閒狀態時,使用活動狀態鏈路電源管理可以節省電力L0和L1狀態 喚醒事件和信標支持 包含PCI Express數據的錯誤轉發中毒和PCI總線奇...
發表於 10-16 10:08 480次 閲讀
XIO2001 PCI Express® (PCIe) 轉 PCI 總線轉換橋接器

DS64BR401 具有均衡和去加重功能的四路雙向性中繼器

DS64BR401是一款四通道雙向信號調理中繼器,適用於6.0 /3.0 /1.5 Gbps SATA /SAS和其他具有數據速率的高速總線應用高達6.4 Gbps。該器件在其8個通道中的每個通道上執行接收均衡和發送去加重,以補償通道損耗,從而實現系統內物理放置的最大靈活性。接收器的連續時間線性均衡器(CTLE)在3 GHz時提供高達+33 dB的提升,並且能夠打開由於互連介質引起的符號間干擾(ISI)而完全關閉的輸入眼。該發送器具有可編程輸出去加重驅動器,允許從600 mVp-p到1200 mVp-p中選擇幅度電壓電平,以適應多種應用場景。這款低功耗差分信號(LPDS)輸出驅動器是一種高功效實現,可保持與AC耦合CML接收器的兼容性。可通過引腳設置或SMBus接口應用可編程設置。 為了實現從SAS /SATA 3.0 Gbps到6.0 Gbps數據速率的無縫升級而不影響物理覆蓋範圍,DS64BR401會自動檢測傳入數據速率並選擇最佳去加重脈衝寬度。該器件檢測SAS /SATA規範的帶外(OOB)空閒和有效信號,並以最小的信號失真通過。 典型功耗為200 mW /lane(100 mW) DS64BR401是6.4 Gbps,控制關閉未使用的通道,是德州儀器PowerWise系列節能設備的一部分。...
發表於 10-16 10:08 165次 閲讀
DS64BR401 具有均衡和去加重功能的四路雙向性中繼器

DS50PCI401 具有均衡和去加重功能的 2.5 Gbps / 5.0 Gbps 4 線路 PCI Express 中繼器

DS50PCI401是一款低功耗,4通道雙向緩衝器/均衡器,專為PCI Express Gen1和Gen2應用而設計。該器件執行接收均衡和發送去加重,允許系統內物理放置的最大靈活性。接收器能夠打開由於互連介質引起的符號間干擾(ISI)而完全閉合的輸入眼。 用户可以根據DS50PCI401到PCI Express端點的距離設置發送器去加重等級。 DS50PCI401包含PCI Express特定功能,如發送空閒,RX檢測和信標信號通過。 器件將根據RXDETA /B輸入檢測的狀態改變其輸入引腳的負載阻抗。包括內部速率檢測電路以檢測輸入數據流是否處於Gen2數據速率,並相應地調整對其輸出的去加重。該設備提供的信號調節允許系統從Gen1數據速率升級到Gen2,而不會降低其物理範圍。 FR4應用(如背板)以及電纜互連都是如此。 特性 輸入和輸出信號調節增加了背板和電纜中的PCIe範圍 0.09 UI在5Gbps後殘留確定性抖動42 “FR4(帶輸入均衡器)” 0.11 PCIe電纜(帶輸入均衡器)後5Gbps剩餘確定性抖動的UI 0.09 UI殘餘確定性抖動,5Gbps,28 “FR4(帶輸出DE) 0.13 UI 5Gbps剩餘確定性抖動,7m PCIe電纜(帶輸出DE) 可調發送VO...
發表於 10-16 10:08 57次 閲讀
DS50PCI401 具有均衡和去加重功能的 2.5 Gbps / 5.0 Gbps 4 線路 PCI Express 中繼器

DS50PCI402 具有均衡和去加重功能的 2.5 Gbps / 5.0 Gbps 4 線路 PCI Express 中繼器

DS50PCI402是一款低功耗,4通道雙向緩衝器/均衡器,專為PCI Express Gen1和Gen2應用而設計。該器件執行接收均衡和發送去加重,允許系統內物理放置的最大靈活性。接收器能夠打開由於互連介質引起的符號間干擾(ISI)而完全閉合的輸入眼。 用户可以根據DS50PCI402到PCI Express端點的距離設置發送器去加重級別。 DS50PCI402包含PCI Express特定功能,如發送空閒,RX檢測和信標信號通過。 該器件提供自動接收檢測電路,用於控制輸入終端阻抗。通過將輸出上看到的當前負載阻抗自動反映回相應的輸入,DS50PCI402對PCIe根複合體和端點都完全透明。包括內部速率檢測電路以檢測輸入數據流是否處於Gen2數據速率,並相應地調整對其輸出的去加重。該設備提供的信號調節允許系統從Gen1數據速率升級到Gen2,而不會降低其物理範圍。 FR4應用(如背板)以及電纜互連都是如此。 特性 輸入和輸出信號調節增加了背板和電纜中的PCIe範圍 0.09 UI在5Gbps後殘留確定性抖動42 “FR4(帶輸入均衡器)” 0.11 PCIe電纜(帶輸入均衡器)後5Gbps剩餘確定性抖動的UI 0.09 UI殘餘確定性抖動,5Gbps,28 “FR4(...
發表於 10-16 10:08 116次 閲讀
DS50PCI402 具有均衡和去加重功能的 2.5 Gbps / 5.0 Gbps 4 線路 PCI Express 中繼器

SN75LVCP600 1.5 / 3.0 / 6.0Gbps 單通道 SATA 轉接驅動器

SN75LVCP600是一款多功能單通道SATA Express信號調理器,支持高達6 Gbps的數據速率。該器件支持SATA Gen1,2和3規格以及PCIe 1.0,2.0和3.0。 SN75LVCP600採用3.3V單電源供電,具有100Ω線路終端,具有自偏置功能,使該器件適用於交流耦合。輸入包含一個帶外(OOB)檢測器,當輸入差分電壓低於閾值時,該檢測器自動對輸出進行輸出,同時保持非常穩定的共模電壓。該器件還設計用於處理每個SATA標準的擴頻時鐘(SSC)傳輸。 SN75LVCP600通過可選擇的均衡設置處理其輸入端的互連損耗,可對其進行編程以匹配通道中的損耗。對於3 Gbps及更低的數據速率,SN75LVCP600均衡信號,最大可達50英寸FR4板材。對於8 Gbps的數據速率,該器件可補償高達40 in的FR4材料。均衡電平由信號控制引腳EQ的設置控制。 可以在發送側選擇兩個去加重電平,在輸出端提供0 dB或1.2 dB的額外高頻損耗補償。 該設備具有熱插拔功能(1)可防止設備 hot 插入設備,例如異步信號插頭和拔出,無動力插拔,電源插拔,或意外插拔。 (1)需要在差分輸入和輸出端使用交流耦合電容。 特性 SATA Express支持 可選擇的均衡和去加...
發表於 10-16 10:08 145次 閲讀
SN75LVCP600 1.5 / 3.0 / 6.0Gbps 單通道 SATA 轉接驅動器

DS80PCI402 具有均衡化和去加重功能的 2.5 Gbps/5.0 Gbps/8.0 Gbps 4 通道 PCI Express 中繼器

DS80PCI402是一款低功耗,4通道中繼器,具有4級輸入均衡功能,以及輸出去加重驅動器,可增強PCI的覆蓋範圍 - 在板對板或電纜互連中快速串行鏈路。該器件非常適合x4(或更低)PCI-Express配置,並可自動檢測並適應Gen-1,Gen-2和Gen-3數據速率,以便於系統升級。 DS80PCI402提供可編程發送去加重(最高12 dB),發送VOD(最高1300 mVp-p)和接收均衡(最高36 dB),以便在有損銅纜(10米或更長)或背板中實現更長距離傳輸(40英寸或更大)帶有多個連接器。接收器可以打開由於互連介質引入的符號間干擾(ISI)而完全關閉的輸入眼。 可通過引腳或軟件輕鬆應用可編程設置(SMBus /I 2 C),或者可以通過外部EEPROM加載。在EEPROM模式下工作時,配置信息會在上電時自動加載,無需外部微處理器或軟件驅動程序。 特性 全面的系列,經過驗證的系統互操作性 DS80PCI102:x1 PCIe Gen-1,Gen-2和Gen -3 DS80PCI402 :x4 PCIe Gen-1,Gen-2和Gen-3 DS80PCI800:x8 /x16 PCIe Gen-1,Gen-2和Gen-3 自動速率檢測和適應Gen-1,Gen-2和Gen-3速度 無縫支持Gen-3發送FIR...
發表於 10-16 10:08 175次 閲讀
DS80PCI402 具有均衡化和去加重功能的 2.5 Gbps/5.0 Gbps/8.0 Gbps 4 通道 PCI Express 中繼器

XIO3130 集成 PCI Express® (PCIe) 1:3 4 端口 4 通道分組交換機

德州儀器XIO3130交換機是PCI Express×1 3端口扇出交換機。 XIO3130提供單個×1上行端口,同時支持每個方向的完整250 MB /s數據包吞吐量。提供三個可獨立配置的×1下游端口,同時支持每個方向的完整250 MB /s數據包吞吐量。 實現直通架構,以減少與通過PCI傳輸的數據包相關的延遲快遞面料。一旦在進入入口端口的分組的報頭內解碼地址或路由信息,該分組就被引導到出口端口以進行轉發。在出口數據包傳輸開始後檢測到數據包錯誤的情況下,支持使用EDB成幀信號的數據包中毒。 下游端口可配置為支持PCI熱插拔插槽實現。在這種情況下,系統設計人員可能決定使用集成的PCI熱插拔兼容控制器。此功能可通過PCI Express功能結構下的經典PCI配置空間獲得。啓用後,下游端口提供PCI熱插拔標準機制,以應用和斷開插槽或插槽的電源。 電源管理功能包括活動狀態電源管理,PME機制,信標/喚醒協議,和所有傳統的PCI D狀態。啓用ASPM時,每個鏈路在空閒時使用L0和L1狀態自動節省功耗。支持PME消息以及PME_Turn_Off /PME_TO_Ack協議。 啓用時,上游端口支持信標傳輸以及 WAKE 端帶有信號以通過PCI熱插拔事件喚醒...
發表於 10-16 10:08 249次 閲讀
XIO3130 集成 PCI Express® (PCIe) 1:3 4 端口 4 通道分組交換機

DS64BR111 Ultra Low Power 10.3 Gbps 2-Channel Repeaters with Input Equalization and Output De-Emphasis

DS64BR111是一款極低功耗,高性能的雙通道中繼器,適用於數據速率高達6.4 Gbps的串行鏈路。 DS64BR111引腳配置為一個雙向通道(一個發送,一個接收通道)。 DS64BR111具有強大的4級連續時間線性均衡器(CTLE),可提供高達+25 dB的增強在3.2 GHz時打開一個輸入眼,由於互連介質(如FR-4背板或AWG-30電纜)引起的符號間干擾(ISI)而完全關閉。該發送器具有可編程輸出去加重驅動器,最高可達-12 dB,允許從700 mVp-p到1200 mVp-p中選擇幅度電壓電平,以適應多種應用場景。 可通過引腳設置,SMBus(I2C)協議或外部EEPROM應用可編程設置。在EEPROM模式下工作時,配置信息會在上電時自動加載 - 這樣就不需要外部微處理器或軟件驅動程序。 作為TI PowerWise系列節能設備的一部分,DS64BR111僅消耗功率65 mW /通道(典型值),允許選項關閉未使用的通道。這種超低功耗消除了對外部散熱器的需求,簡化了有源電纜應用中的熱管理。 特性 雙通道中繼器,最高6.4 Gbps DS64BR111:1x雙向通道 低功耗65mW /通道(典型值),可選擇關閉未使用的通道 高級信號調理功能 接收均衡,最高+25 dB 發送去...
發表於 10-16 10:08 328次 閲讀
DS64BR111 Ultra Low Power 10.3 Gbps 2-Channel Repeaters with Input Equalization and Output De-Emphasis

PCI2050B PCI 至 PCI 橋接器

德州儀器PCI2050B PCI-to-PCI橋接器提供兩條外圍組件互連(PCI)總線之間的高性能連接路徑,工作在最大總線頻率為66兆赫。事務發生在一個主設備和另一個PCI總線上的目標之間,PCI2050B網橋允許橋接事務在兩個總線上同時發生。網橋支持突發模式傳輸以最大化數據吞吐量,並且通過網橋的兩條總線流量路徑獨立運行。 PCI2050B網橋符合 PCI本地總線規範,並且通過創建分層總線,可以用來克服每個PCI總線10個設備和每個擴展槽一個PCI設備的電氣負載限制。 PCI2050B為多達9個輔助總線主控制器提供雙層內部仲裁,並可通過外部總線仲裁器實現。 CompactPCI™熱插拔擴展PCI功能使PCI2050B橋接器成為多功能的理想解決方案緊湊型PCI卡,並使單功能卡適應熱插拔合規性。 PCI2050B橋接器符合 PCI-to-PCI橋接規範(修訂版1.1)。 PCI2050B橋接器符合 PCI總線電源管理接口規範(修訂版1.1)。 PCI2050B橋接器旨在引領行業節能和數據吞吐量。先進的CMOS工藝可在低至66 MHz的PCI時鐘速率下實現低系統功耗。 特性 兩條32位,66 MHz PCI總線 3.3 V核心邏輯,兼容通用PCI接口>具有3...
發表於 10-16 10:08 387次 閲讀
PCI2050B PCI 至 PCI 橋接器

SN65LVPE504 四通道(半雙工 x4 線路)PCI Express Gen II 轉接驅動器/均衡器

SN65LVPE504是一款四通道半通道PCIe轉接驅動器和信號調理器,支持高達5.0Gbps的數據速率。該器件符合PCIe規範修訂版2.1,支持電氣空閒和電源管理模式。 可編程均衡器,去加重和幅度擺幅 SN65LVPE504是旨在最大限度地減少信號衰減效應,如串擾和符號間干擾(ISI),限制兩個設備之間的互連距離。每個通道的輸入級提供可選的均衡設置,可對其進行編程以匹配通道中的損耗。差分輸出提供可選擇的去加重,以補償PCIe信號將經歷的預期失真。所有4個通道的均衡和去加重電平均由信號控制引腳EQ,DE和OS的設置控制。 有關EQ,DE和OS設置的詳細信息,請參見表1. < /DIV> 特性 4個相同的通道PCIe均衡器/轉接驅動器 支持PCIe第一代(2.5Gbps)和第二代(5.0) Gbps)速度 可選均衡,去加重和輸出擺幅 每通道接收檢測(通道檢測) 可選接收器電氣空閒閾值控制 低工作功耗模式 支持三種低功耗模式,使功耗降低80% 卓越的抖動和損耗補償能夠在FR4上使用50英寸4密耳SL 小尺寸打印 - 42針9×3.5 TQFN封裝 高抗ESD瞬態保護 HBM:6,000 V CDM:1,000 V MM:200 V 應用程序 PC MB,...
發表於 10-16 10:08 233次 閲讀
SN65LVPE504 四通道(半雙工 x4 線路)PCI Express Gen II 轉接驅動器/均衡器

PCI2060 採用緊湊便於熱插拔 PCI 的異步 32 位 66MHz 9 主 PCI 至 PCI 橋接器

德州儀器PCI2060是一款32位異步PCI-to-PCI橋接器,完全符合 PCI本地總線規範< /em>,Revision 2.3和 PCI-to-PCI Bridge Specification ,Revision 1.1。 PCI2060橋接器可使主要和次要總線時鐘完全異步,並支持高達66 MHz的PCI時鐘頻率。 PCI2060橋接架構可配置用於 PCI總線電源接口規範。它可以配置為支持1.0版或1.1版。通過使用1.8 V核心邏輯以及兼容3.3 V和5 V PCI信令環境的通用PCI接口,可實現節能。 PCI2060橋接器允許主要和次要總線同時運行。它為每個方向提供獨立的讀寫緩衝區,並利用流水線架構進行突發數據傳輸。 PCI2060橋接器可以克服每個PCI總線10個設備和每個擴展一個PCI設備的電氣負載限制通過創建分層總線插槽。添加到系統的每個PCI2060橋都會創建一個新的PCI總線。 PCI2060橋接器為多達9個輔助總線主控制器提供雙層內部仲裁,並可通過外部仲裁器實現。 PCI2060橋接器提供符合的CompactPCI熱插拔支持PICMG CompactPCI熱插拔規範,修訂版1.0。 特性 完全支持 PCI本地總線規範,修訂版2.3 完全支持 PCI -to-PCI橋規範,修訂版1.1 完全支持高級...
發表於 10-16 10:08 884次 閲讀
PCI2060 採用緊湊便於熱插拔 PCI 的異步 32 位 66MHz 9 主 PCI 至 PCI 橋接器

PCI2250 32 位 33MHz PCI 至 PCI 橋接器壓縮 PCI 熱插拔 4 主控方

德州儀器PCI2250 PCI-to-PCI橋接器在兩個外圍組件互連(PCI)總線之間提供高性能連接路徑。事務發生在一條PCI總線上的主機和另一條PCI總線上的目標之間,PCI2250允許橋接事務在兩條總線上同時發生。網橋支持突發模式傳輸以最大化數據吞吐量,並且通過網橋的兩條總線流量路徑獨立運行。 PCI2250橋接器符合PCI本地總線規範,可用於通過創建分層總線來克服每個PCI總線10個設備和每個擴展槽一個PCI設備的電氣負載限制。 PCI2250為多達四個輔助總線主控制器提供雙層內部仲裁,並可通過外部輔助PCI總線仲裁器實現。 PCI2250提供緊湊型PCI(CPCI)熱插拔擴展功能,使其成為多功能緊湊型PCI卡的理想解決方案,並使單功能卡適應熱插拔合規性。 PCI2250橋接器符合PCI-to-PCI橋接規範。它可以配置為主接口上的正解碼或減法解碼,並提供幾個額外的解碼選項,使其成為定製PCI應用的理想橋接。包括兩個擴展窗口,PCI2250提供串行和並行端口地址的解碼。 PCI2250符合PCI電源管理接口規範修訂版1.0和1.1。此外,PCI2250還為低功耗移動和對接應用提供PCI CLKRUN橋接支持。 PCI2250旨...
發表於 10-16 10:08 226次 閲讀
PCI2250 32 位 33MHz PCI 至 PCI 橋接器壓縮 PCI 熱插拔 4 主控方

DS80PCI800 具有均衡和去加重功能的 2.5 Gbps/5.0 Gbps/8.0 Gbps 8 通道 PCI Express 中繼器

DS80PCI800是一款低功耗,8通道中繼器,具有4級輸入均衡功能,以及輸出去加重驅動器,可增強PCI的覆蓋範圍 - 在板對板或電纜互連中快速串行鏈路。該器件非常適用於更高密度的x8和x16 PCI-Express配置,並可自動檢測並適應Gen-1,Gen-2和Gen-3數據速率,以便於系統升級。 DS80PCI800提供可編程發送去加重(高達12 dB),發送VOD(高達1300 mVp-p)和接收均衡(高達36 dB),以便在有損銅纜(10米或更長)或背板中實現更長距離傳輸( 40英寸或更大)帶有多個連接器。接收器可以打開由於互連介質引入的符號間干擾(ISI)而完全關閉的輸入眼。 可通過引腳或軟件輕鬆應用可編程設置(SMBus /I 2 C),或者可以通過外部EEPROM加載。在EEPROM模式下工作時,配置信息會在上電時自動加載,無需外部微處理器或軟件驅動程序。 特性 全面的系列,經過驗證的系統互操作性 DS80PCI102:x1 PCIe Gen-1,Gen-2和Gen -3 DS80PCI402:x4 PCIe Gen-1,Gen-2和Gen-3 DS80PCI800 :x8 /x16 PCIe Gen-1,Gen-2和Gen-3 自動速率檢測和適應Gen-1/2/3速度 無縫支持Gen-3發送FIR握...
發表於 10-16 10:08 287次 閲讀
DS80PCI800 具有均衡和去加重功能的 2.5 Gbps/5.0 Gbps/8.0 Gbps 8 通道 PCI Express 中繼器